Quartus II 15.0 for Windows
Quartus II是一款综合性PLD/FPGA开发软件,支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD设计流程。
安装步骤
1将下载好的安装包进行解压
2双击打开【Quartus】文件夹
3鼠标右击【QuartusSetup-15.0.0.145-windows.exe】选择【以管理员身份运行】
4点击【Next】
5选择【I accept the agreement】,点击【Next>】
6点击【文件夹图标】可更改安装位置(注:安装路径中不能有中文),点击【Next>】
7点击【Next>】
8点击【Next>】
9软件安装中
10取消勾选【Launch USB Blaster …】,点击【Finish】
11点击【OK】
12点击【Cancel】
13打开安装包解压后的【Quartus II 15.0(64bit)】文件夹中的【Quartus】文件夹
14鼠标右击【ModelSimSetup-15.0.0.145-windows】选择【以管理员身份运行】
15点击【Next>】
16点击【Next>】
17选择【I accept the agreement】,点击【Next>】
18点击【文件夹图标】选择步骤6设置的路径,点击【Next>】
19点击【Yes】
20点击【Next>】
21软件安装中
22点击【Finish】
软件特性
- 可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述,并将其保存为设计实体文件;
- 芯片(电路)平面布局连线编辑;
- LogicLock增量设计方法,用户可建立并优化系统,然后添加对原始系统的性能影响较小或无影响的后续模块;
- 功能强大的逻辑综合工具;
- 完备的电路功能仿真与时序逻辑仿真工具;定时/时序分析与关键路径延时分析;可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析;
- 支持软件源文件的添加和创建,并将它们链接起来生成编程文件;
- 使用组合编译方式可一次完成整体设计流程;
- 自动定位编译错误;
- 高效的期间编程与验证工具;
- 可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件;
- 能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。